

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-152088

(43)Date of publication of

30.05.2000

application:

(51)Int.Cl.

H04N 5/335

H01L 27/14

// H01L 31/10

(21)Application

11-265479

(71)

INTERUNIV MICRO

number:

Applicant:

ELECTRONICA CENTRUM VZW

(22)Date of filing:

20.09.1999

(72)Inventor:

BARUTO DIIRIKKUSU

(30)Priority

Priority

98

Priority

21.09.1998

Priority

US

number:

157655

date:


country:

(54) PIXEL STRUCTURE FOR IMAGE PICKUP DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a pixel structure and a pixel read method which improve the picture quality of an image pickup device based on the pixels.

SOLUTION: A pixel 10 consists of a radiation detector 1 and an adjustable current source 2, which supplies a large current, in the parallel circuit constitution. A 4-transistor pixel structure is disclosed. A method to obtain a corrected read signal of a pixel provided with at least a photoelectric element and a current source consists of a step where the photoelectric current generated in the pixel is read out in the period when the current generated by the current source parallel with the photoelectric element is added to the photoelectric current, to obtain a first signal a step where the current source is turned off to read out the pixel and a second signal is obtained, and a step where the first signal is subtracted from the second signal and the result is amplified to obtain a read signal.



(19)日本國特許庁(JP)

四公開特許公報(A)

(11)特許出願公開番号

特開2000-152088 (P2000-152088A)

(43)公朔日 平成12年5月30日(2000.5.30)

(51) Int.Cl.'	維別部1号	PI	9~73~}*(参考)
H 0 4 N 5/335		H 0 4 N 5/335	B
H01L 27/14		HOIL 27/14	Z
# HO1L 31/10		31/10	Ġ

審査請求 未請求 請求項の数15 OL 外国差出版 (全 25 質)


(21) SiSS (23)	特顯平11-265479	(71)出職人	591060898
(22) 818818	平成11年9月20日(1999.9.20)		アンテルユニヴェルシテール・ミクローエ レクトロニカ・サントリュム・ヴェー・ゼ ッド・ドゥブルヴェ
(31) 優先維主張番号 (32) 優先日 (33) 優先極主張国	09/157655 平成10年9月21日(1998.9.21) 米田(US)		INTERUNIVERSITAIR M ICRO-ELEKTRONICA CE NTRUM VZW ベルギー、ベー-3001ルーヴァン、カベル ドリーフ75番
		(77)発明者	パルト・ディーリックス
			ベルギー、ペーー2510モルツェル、リール セステーンウェッと123番
		(74)代理人	160082144 弁理士 脅山 葆 (外1名)

(54) 【発明の名称】 擬像デバイスのための脚素構造

(57) [要約]

【課題】 画素構造及び調素の読み出し方法を開示する。その画素構造及び読み出し方法は、そのような画素 に基いた機像デバイス又は機像センサの画質を改善する。

【解決手段】 幽業(10)は、並列回路構成において、放射線検知素子1と、大電流を供給する調整可能な電流源(2)とからなる。また、4ートランジスク画業構造が開示される。少なくとも光電素子と電流源を備える画素の校正された読み出し信号を得る方法は、光電素子に並列な電流源により生成された電流を光電流に加える間、画素で生成された光電流を読み出し、第1の信号を得るステップと、電流源をオフして画素を読み出し、第2の信号を求めるステップと、第2の信号から第1の信号を残算し、その結果を増幅し、読み出し信号を得るステップとからなる。



【特許請求の範囲】

【請求項1】 並列回路構成において放射極知素子と調整可能な電流源とを備え、上記電流源は大電流を供給するために適応していることを特徴とする画業。

【請求項2】 上記放射は光のような電磁放射であることを特徴とする請求項1記載の商業。

【請求項3】 上記電流源はトランジスタであることを 特徴とする請求項1記載の画素。

(請求項4) 上記囲路は、さらに、抵抗のようなイン ビーダンス素子を少なくとも1つ含むことを特徴とする 請求項1記載の顕素。

【請求項5】 上記電流源は、コンデンサを有する切り 替え型コンデンサ回路と、上記コンデンサに接続された スイッチとからなることを特徴とする請求項1記載の調 素。

【請求項6】 上記のコンデンサと上記の放射検知素子 との間に接続される第2のスイッチをさらに含み、上記 の最初のスイッチは上記のコンデンサに並列な構成であ ることを特徴とする請求項5記載の商業。

【請求項7】 上記光電素子に直列な第1のトランジスタと

上記光電素子及び上記第1のトランジスクに接続された 第2のトランジスタを少なくとも含み、上記光電素子に おいて獲得されて上記第1のトランジスタの電圧降下に 変換された信号を読み出す手段と、

上記電流源と上記光電楽子の間にあるスイッチとをさら に備えたことを特徴とする請求項1記載の画案。

【請求項8】 少なくとも1つの光電素子を有する画素 の校正された読み出し信号を得る方法であって、

上配光電素子と並列な電流源により生成される電流を光 電流に加算しながら。上記画素上で生成された光電流を 読み出し、それにより第1の信号を求め、

上記電流源をオフにして上記趣素を読み出し、それにより第2の信号を求め、上記第2の信号から上記第1の信号を減算し、その結果生じた信号が増揚されて上記読み出し信号が得られるステップからなることを特徴とする方法。

【請求項9】 上記の減算するステップは、上記画業の 外部の回路において実行されることを特徴とする請求項 8記載の方法。

【請求項10】 上記の画素は、上記光電素子に直列な 負荷トランジスタを有するCMOSを基礎とした画素で あることを特徴とする請求項8記載の方法。

【請求項11】 MOS技術で製造される撮像用途のための商素であって、

光電素子及び第1のトランジスクと、

ゲートを有する第2のトランジスクと、

ゲート及び2つの電腦を有する第3のトランジスタとからなり。

上記第1のトランジスタはゲートと第1及び第2の電極

とを有し、上記の光電素子と直列であって、それにより、上記の光電素子及び第1のトランジスタは第1の接 続を形成し、

上記第2のトランジスタは上記の第1の接続に接続され、それにより、第2の接続を形成し、上記第2のトランジスクは増橋回路の一部分であり、

上記第3のトランジスタは第2の接続内にあることを特徴とする画案。

【請求項12】 上記第3のトランジスタは、上記第1の接続と上記第2のトランジスタとの間で、上記第2の 接続内にあることを特徴とする請求項11記載の画素。

【請求項13】 上記第3のトランジスタは。上記第1のトランジスタと上記光電素子との間で上記第2の接続内にあり、それにより、上記第2のトランジスクは上記光電素子と上記第3のトランジスクに直接的に接続されることを特徴とする請求項11記載の衝素。

【請求項14】 上記第1のトランジスタのゲートは第 1の選圧であり、上記第1のトランジスタの第1の選極 は第2の選圧であり、上記第1のトランジスタの第2の 電極は上記光電素子に接続され、上記第2のトランジス タのゲートは、上記第3のトランジスタに接続されることを特徴とする請求項11記載の顕素。

【請求項15】 土配第1のトランジスタのゲートは上配第1の電圧であり、土配第3のトランジスクの電極の一方は上配第2のトランジスタのゲートに接続され、上配電極の他方は上配第1の接続に接続されることを特徴とする請求項12記載の画素。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CMOSまたはMOS技術において製造される固体機像素子に関する。特に、上記の機像素子の調像品質を改善する新規な画業構造が開示されている。

[0002]

【従来の技術】固体操像センサは良く知られている。実際、全ての固体操像センサは、カギとなる素子として、フォトレセプタ、フォトダイオード、フォトトランジスタ、CCDゲート等の光電素子を備えている。典型的には、そのような光電素子の信号は、その光電素子上に照射される電磁放射(光)の量に比例した電流である。

【0003】電子関路に含まれる光電素子の構造は、画素と呼ばれている。そのような曲素は焦点面アレイを形成するように画素アレイに配列され得る。

【0004】一般に、そのような関体操係センサは、CCD-技術またはCMOS技術もしくはMOS技術で実現される。固体操係センサは、カメラシステムのような装置において広く利用される。例えば、光電素子からなる顕素のマトリクスは、擬像素子を構成し、それはカメラシステムに搭載される。そのマトリクスの信号は測定され、いわゆるビデオ信号に多重化される。

【〇〇〇5】CMOS又はMOS技術で実現される擬像センサは、受動雨率を有するCMOS又はMOS撮像センサと、能動画素を有するCMOS又はMOS撮像センサとに区別される。能動画素は、光電素子上で集められた電荷を増掘する画素の中に集積された手段から構成される。受動画素は、そのような手段を有しておらず、また。画素の中に集積されていない電荷窓知増編器を必要とする。このため、能動画素撮像センサは、潜在的に、雑音変動に対する感度が受動画素よりも低い。能動画素において更なる電子側路のため、能動画素撮像センサはより洗練された機能を実現するために装備されてもよく、それはカメラシステムの性能に対して有利な効果を与える。そのような機能には、フィルタリング、高速時での動作またはより究極的な照射条件における動作が含まれる。

【0006】そのような援係センサの具体例は、欧州特許第8P-A-0739039号、EP-A-0632930号及び米国特許第US-A-5608204号において開示されている。しかしながら、これらの特許出願に開示された西素構造に基いた機像デバイスは、なおデバイスの画像品質が不足することがある。

[0007]

【発明が解決しようとする課題】これらのCMOSベースの機像デバイスにおける第1の問題は、材料の欠陥や技術の多様化がアレイ中の画素の応答が一様でないという効果を有することから生ずる。この効果は、不均一性、固定パターンノイズ(FPN:Fixed PatternNoise)または光応答の不均一性(PRNU:Photoresponse Non-Uniformity)によって引き起こされる。不均一性の補正は、例えば、画業信号に対して画素に依存した補正量を発算または加算/被算よることによる等のいくつかの種類の校正を要する。

【0008】そのような光応答の不均一性の補正方法の一例は、欧州特許第EPーA-0354106号に開示されている。欧州特許第EP-A-0354106号に関示されている方法では、光電素子において獲得された信号から、電流源から供給された電流を減算する。AC電流のみが更なる信号処理回路において使用される。

【0009】これらのCMOSベースの撮像デバイスにおける第2の問題は、欧州特許第EPーA-0739039号、EP-A-0632930号及び未国特許第US-A-5608204号において開示された機業構造が画素の光電素子上のクロストークを感知することから生ずる。このクロストークは、例えば、増福回路におけるスイッチ、又は、画素におけるもしくは画素に接続された増幅部分におけるスイッチのような電子回路構成部品から生ずる。そのような増福回路または画素の増幅部分のスイッチにおいて発生するパルスは、画素の光電素子上のこれらのパルスのクロストークによって、この画素に基いた撮像デバイスの画層品質が非常に低下させ得

るような大きさであり得る。すなわち、欧州特許第EP ーA-0632930号の特許請求の範囲に記載された ような画案における増格トランジスタと光電素子を直接 的に接続するという要求が、この問題を発生させる。

【0010】さらに、完全な対数頭像変換特性を実現するために、欧州特許第EP-A-0632930号における第1のトランジスクのケート電極と一の電極(pーMOS構成におけるドレイン)とを短絡するという要求、及び、ゲート電極及びドレイン電極の一の固定電位への対応する接続は、そのような画案やセンサの製造における設計の自由度を低減する。すなわち、これらの後半の要求は、欧州特許第EP-A-0632930号の特許請求の範囲に記載されたような画案に基いた機像デバイスの完全な対数変換よりも、機像デバイスの他の特性の改善の実現を妨害する。

【0011】本発明は上記課題を解決すべくなされたものであり、その目的とするところは、歯素に基く接催デバイスの画像品質を改善することが可能な画素橋造及び画案の読み出し方法を実現することにある。

[0012]

【課題を解決するための手段】第1の態様において、本 発明は、並列回路構成において放射検知素子 (radiation sensitive element)と調整可能な電流源とを備えた 画素に関する。その画素において、電流源は大電流を供 給するために適応させている。大電流は、標準的な緩像 用途として放射検知素子上に照射される放射 (好ましく は、光)により生成される電流と同じかそれより大きい 電流である。このように、電流源は、高い光強度を伴う 画素の発光 (illusination)の条件と非常に類似する条 件にあることができ、それにより、例えば、画素のFP NやPRN U等の校正 (calibration)を実行する。

「画素の発光の条件において」という用語は、放射検知 素干上で光電流が発生することを意味する。

【0013】第2の壁様において、本発明はまた、少なくとも光電素子(photosensitive element)を有する画業の校正された読み出し信号を獲得する方法に関する。その方法は以下のステップを含む。上記光電素子と並列な電流源により生成される電流を光電流に加算し、それにより第1の信号を求める間、上記画業上で生成された光電流を読み出し、上記電流源をオフにして上記画業を読み出し、それにより第2の信号を求め、上記第2の信号がら上記第1の信号を被算し、その結果生じた信号は上記読み出し信号を得るために増福される。

【〇〇14】 画素においてフォトレセプタやフォトダイオードのような光電素子を校正する方法が提案されている。その画素が持つ構造は、少なくとも光電素子、光電素子に直列な第1のトランジスタ、少なくとも第2のトランジスタを含む手段とからなる。第2のトランジスクは光電素子と第1のトランジスクとに接続される。上記手段は、光電素子において獲得され。第1のトランジス

タの電圧降下に変換された信号を読み出す。

【0015】その方法は、電流源が、直列スイッチに添ってできる限り並列に光電素子に接続されたことにより特徴付けられる。電流源は、高い光強度を伴う商業の発光の条件に非常に類似した条件においてアクティブ(オン)であり、それにより、例えば、両差のFPNやPRNUの不均一性の校正を行なう。

【0016】第3の態様において、本発明はMOS技術で製造される操係用途のための商素に関する。その商素は、光電素子、及び、ゲートと第1及び第2の電極とを有し、上記の光電素子と直列な第1のトランジスタからなる。それにより、第1のトランジスタと光電素子は第1の接続を形成する。

【0017】さらに、上記の画素は、ゲートを有する第 2のトランジスタをさらに備える。第2のトランジスタ は上記の第1の接続に接続され、それにより、第2の接 統を形成し、第2のトランジスタは増幅回路の一部分で ある。このように、第2の接続は、第2のトランジスタ を光電素子と第1のトランジスタに接続する接続であ る。これにより、第2の接続は第1の接続と部分的に重 なり、第1の接続は第2の接続の一部分である。いくつ かの電子回路の構成要素は、商素の基本的な機能性が保 証される限り、第1と第2の接続の少なくともいずれか であることができる。この基本的な機能性は、光電素子 と直列な第1のトランジスタを有することであり、ま た。光電素子と第1トランジスタに接続される第2のト ランジスタを少なくとも有する手段を持つことである。 光電素子において獲得された信号は第1のトランジスタ に対する電圧降下に変換され、第2のトランジスクを介 して読み出される。

【0018】さらに、上記の画楽は、ゲートと2つの電極を有し、第2の接続に接続された第3のトランジスタを備える、第3のトランジスタは、第1の接続と第2のトランジスタはまた、第1のトランジスタと光電素子との間で第2の接続内にあってもよい。それにより第2の存金をあってもよい。それにより第2の下ランジスタは光電素子と第3のトランジスタに直接的に接続される、上記の電極は、トランジスタのドレインとソース・コンタクトである。第1トランジスタのゲートは、第1の電圧であってもよく、第1のトランジスタの第1の電極(ソース又はドレイン)は第2の電圧であってもよい。

【0019】本発明の好ましい実施形態において、第1のトランジスクの第2の電極(ドレイン又はソース)は 光電素子に接続され、第2のトランジスクのゲートは第 3のトランジスタの電極の一方に接続される。この実施 形態によれば、第3のトランジスタのゲートは第1の電 圧であってもよく、第3のトランジスタの電極の他方 は、第1の接続に接続される。第1の電圧及び第2の電 圧は、間定電圧すなわち所定の電圧または可変電圧であ ってもよい。電圧の一つは、本発明の態準に係る画案が 一部分を形成し得る操像デバイスの電源電圧であっても よい。

【0020】さらに、本発明のこの態様の別の例では、 画業はさらに大電流を供給するように適応させた調整可能な電流源を含んでも良い。その電流源は画業に並列構 成であってもよい。

[0021]

【発明の実施の形態】 図1に、光電素子が光の強度に比例した電流を発生するフォトレセプタ(1)により構成されている画素(10)を示す。そのような光電素子はまたフォトグイオード、フォトBJT、フォトゲートまたはCCDセルであってもよい。ある光強度に対してそのような画素を読み出すことは、実際には、適度のフォト電流又はフォトレセプタ(1)の電荷を読み出すことである。アレイを構成するそのような画素(10)は、アレイに対して比較的大きな不均一性を示す。この不均一性は、典型的には、図1に示す画素(10)の対数応答について図2に示すように、出力電圧のオフセットとなる。各画素に対する変換曲線は一致しない。

【0022】図2に、一組の対数的な画素(10)の入力の東に対する出力選圧を示す。曲線は互いにあるオフセットを有して平行である。オフセットは、画業の光電流を読み出す際のフォトレセプタ(1)上に高い電流を置くことにより決定することができる。このようにして各画素に対して得られる信号は、画素の「通常の」読み出しとは区別されなければならない。

【0023】画素10の不均一性を校正し、また、光電流の正確な値を回復することができるようにするために、同じ画素の第2の読み出しが、周知のまたは所定の電流に対して行なわれる。同様に、光電流が電流源(2)から生じた電流に加えられる。これは、デバイスの発光を含まないので有効な方法である。

【0024】上記の電流源(2)はいくつかの種類のものが考えられる。もちろん、この電流源がサイズが小さく、特密であることは有利なことである。有効で可能性のある実現は以下のとおりである:

一画素の外部にあって機像アレイの部分に対して共通の 関定電液源、ソースはスイッチによって順番にいくつか の画素に接続されることができる。

一電流源として接続され、各画素内に配置されたMOS FETトランジスタ、電流源はあるDC電圧をソースと ゲート間に印加することによってオンすることができ る。電流源はそのゲート電圧をオフすることによりオフ することができる。

一電流源は「切り替えコンデンサ」回路(図3参照)により構成されてもよい。そこでは、電流源は安定していないが、少なくとも1つのコンデンサ(33)の放電により構成される。最も簡単な実現では、その図における電流源は、光検出ノード上において放電され、短時間で

大きな電流を生ずるコンテンサ(33)である。

一画業は、さらに、光電素子(1)と専列な別のトランジスタ(7)と、第2のトランジスタ(8)を少なくとも含む手段とからなる。第2のトランジスタ(8)は光電素子(1)と第1のトランジスタ(7)とに接続され、光電素子において獲得され、第1のトランジスタ(7)に対する電圧降下に変換された信号を読み出すためのものである。さらに、画素は、電流源(2)と光電素子(1)との間にスイッチ(4)を含む。

【0025】 図3は、切り替えコンデンサ型ネットワー クとしてベストモードの実施例における電流源の実施を 示す田路図である。電流は、フォトグイオードノード (36)上のコンテンサの放電の過渡電流である。ダイ オードノードの電圧から2つのサンブルがとられ、すな わち、通常信号であるA1と、放電の過渡電流またはそ の後にとられるA2とがとられる。信号レベルA2は放 電電流の高さのみに依存し、値が小さい光電流には依存 しない。そのとき、A1とA2の差(A)は、オフモッ トまたはFRNUがない通常信号レベルの基準である。 【0026】図4aは、本発明の別の態様における、M OS技術で製造される機像用途の画素を示す。その画素 は、光電素子(41)、第1のトランジスク(47)と からなる。第1のトランジスタ(47)はゲートと第1 及び第2の電極とを有し、光電素子(41)と直列に接 **続され、それにより、第1のトランジスタと光叢素子は** 第1の接続を形成する。画素はさらに、ゲートを有する 第2のトランジスタ(48)を備える。第2のトランジ スクは第1の接続に接続され、それにより第2の接続を 形成し、また、第2のトランジスタは増幅回路の一部を なす。増額回路は、上記の画業内に、または、その画素 の外部に設けることができる。画素は、さらに、第3の 下ランジスク(49)を備える。第3のトランジスタは ゲートと2つの電極を有する。第3のトランジスクは、 第1の接続と第2のトランジスタ(48)との間の第2 の接続中にある。上記のそれらの電極は、トランジスタ のドレインとソースコンタクトである。第1のトランジ スタ (47) のゲートは、第1の電圧 V 1921 と同じであ ってもよく。第1のトランジスタの第1の電極(ソース 又はドレイン)は、第2の電圧V_{EGI}であってもよい。 本発明のこの実施形態においては、第1のトランジスク (47)の第2の電極(ソース又はドレイシ)は、光電 業子(41)に接続され、第2のトランジスタ(48) のゲートは、第3のトランジスタ(49)の電極の一方 に接続される。好ましい実施形態においては、第3のト ランジスタ(49)のゲートは第1の電圧であってもよ く、第3のトランジスタ(49)の他方の電極は第1の 接続に接続される。第1の電圧及び第2の電圧は、固定 電圧すなわち所定の電圧または可変電圧であり得る。そ れらの電圧の一方は、本発明のこの態様に係る画素が一 部分を形成し得る撮像デバイスの電源電圧であってもよ

い。さらに別の態様では、画素は、さらに、大電流を供 給するために適用された調整可能な電流源を含んでもよ い。その電流源は上記の画素と並列に構成される。

【0027】本発明のこの整様の別の実施形態として、 図4 5 に示すような構成でもよい。この別の実体形態の 画素は、また、光電素子(41)、第1のトランジスタ (47)とからなる。第1のトランジスタは。ゲート と。第1及び第2の電極とを有し、光電素子(41)に 適列に接続される。第1のトランジスタと光電素子はそ れにより第1の接続を形成する。画索はさらにゲートを 着する第2のトランジスタ(48)を含む。第2のトラ ンジスタは第1の接続に接続され、それにより第2の接 統を形成する。第2のトランジスクは増福回路の一部分 である。増籍国路は、画案内または画案の外部に設けら れる。画素は、さらに、ゲートと2つの電極とを有する 第3のトランジスク(49)を備える。第3のトランジ スタ(49)は第2の接続内に設けられる。この別の例 では、第3のドランジスタは、第1のトランジスタと光 電素子との間で第2の接続において設けられている。第 2のトランジスタは、それにより。光電素子及び第3の トランジスタに直接的に接続される。

【図画の簡単な説明】

【図1】 本発明の第1の整様に係る、画案構造における光電業子の校正を可能とする画案の実施形態を表した。 図。

【図2】 本発明に係る画案の光電素子の校正方法を使用した場合における光強度に対する画素出力電圧の対数グラフ。

【図3a】 本発明の第1の態様に係る画素の別の実施 形態を示した図。(ここでは、校正電流がコンデンサの 放電により与えられる。)

【図36】 本発明の特定の実施形態に係る光電素子の 校正方法を実行し、図3gの簡素構造を使用した場合に おける、時間に対する商素電流のグラフ。

【図4a】 画業が4つの構成素子(1つの光電素子と 3つのトランジスタ)の基本構造を有し、トランジスタ の2つのゲートが等電圧にされる本発明の第3の種様の 好ましい実施形態にかかる画素構造の具体例を示した 図。

【図46】 藤素が4つの構成素子(1つの変電素子と 3つのトランジスタ)の基本構造を有し、トランジスタ の2つのゲートが等電圧にされる本発明の第3の態様の 好ましい実施形態にかかる両素構造の具体例の別の例を 示した図。

【符号の説明】


又 ロー接続

Y カラム接続


 V_{001} 第1のトランジスタの第1の電極に印加される 電圧

Vone 第2及び第3のトランジスクのゲートにそれぞ

れ印加される電圧



[⊠4b]



ZIXEL STRUCTURE FOR IMAGING DEVICES

Field of the invention

The present invention relates to solid state imaging devices being manufactured in a CMOS- or MOS-technology. More particularly, a novel pixel structure leading to an improved image quality for said imaging devices is disclosed.

Sackground of the invention

Solid state image sensors are well known. Virtually all solid-state imaging sensors have as key element a photosensitive element being a photoreceptor, a photo-diode, a photo-transistor, a CCD gate, or alike. Typically, the signal of such a photosensitive element is a current which is proportional to the amount of electromagnetic radiation (light) falling onto the photosensitive element.

A structure with a photosonsitive element included in a circuit having accompanying electronics is called a pixel. Such pixel can be arranged in an array of pixels so as to build focal plane arrays.

Commonly such solid state image sensors are implemented in a CCD-technology or in a CMOS- or MOS-technology. Solid state image sensors find a widespread use in devices such as camera systems. In this embodiment a matrix of pixels comprising light sensitive elements constitutes an image sensor, which is mounted in the camera system. The signal of said matrix is measured and multiplexed to a so-called video-signal.

Of the image sensors implemented in a CMOSor MOS-technology, CMOS or MOS image sensors with passive pixels and CMOS or MOS image sensors with active pixels are distinguished. An active pixel is configured with means integrated in the pixel to amplify the charge that is collected on the light sensitive element. Passive pixels do not have said means and require a charge sensitive amplifier that is not integrated in the pixel. For this reason, active pixel image sensors are potentially less sensitive to noise fluctuations than passive pixels. Due to the additional electronics in the active pixel, an active image sensor may be equipped to execute more sophisticated functions, which can be advantageous for the performance of the camera system. Said functions can include filtering, operation at higher speed or operation in more extreme illuminations conditions.

Examples of such imaging sensors are disclosed in EP-A-0739039, in EP-A-0632930 and in US-A-5609204. The imaging devices based on the pixel structures as disclosed in these patent applications however are still subject to deficiencies in the image quality of the devices.

A first problem in these CNOS based imaging because material imperfections devices appears technology variations have as effect that there is a nonuniformity in the response of the pixels in the stray. This effect is caused by a non-uniformity or fixed pattern hoise or by a photoresponse non-uniformity the non-uniformity needs some type Correction of calibration, e.g. by multiplying or adding/subtracting the pixel's signals with a correction amount that is pixeldependent.

An example of such photoresponse nonuniformity correction method is disclosed in EP-A-0354106. The method shown in EP-A-0354106 is subtracting a current delivered by a current source from the signal acquired in the photosensitive element and only AC-currents are used in the further signal processing circuits.

A second problem in these CMOS based imaging devices appears because the pixel structures as disclosed EP-A-0739039, EP-A-0632930 in and US-A-5608204 sensitive to cross-talk on the photosensitive element of the pixels. This cross-talk is arising from electronic components, for instance switches, in the amplifying circuits or amplifying parts of the pixels or being connected to the pixels. The pulses generated in such switches of the amplifying circuits or amplifying parts of the pixels can be of such magnitude that due to cross-talk of these pulses on the photosensitive elements of the pixels the image quality of the imaging devices based on this pixel can be significantly degraded. Specifically the requirement for 3 direct connection of amplifying transistor and photosensitive element in the pixel as claimed in EP A-0632930 gives rise to this problem.

Moreover the requirement for the circuiting of gate and one of the electrodes (the drain in p MOS configuration) of the first transistor in EP-A-8632930, and the corresponding connection of the gate and the drain electrode to one fixed potential in order to achieve ð. perfect logarithmic image conversion characteristic takes away design freedom in making such pixels and sensors. Specifically these latter requirements impede achieving other improved characteristics of the imaging devices than the perfect logarithmic conversion characteristic of the imaging devices based on the bixel as claimed in EP-A-0632930.

Aims of the invention

The present invention sims to achieve pixel structures and a read-out method of pixels which are able to improve the image quality of imaging devices based on such pixels.

Main characteristics of the present invention

In a first aspect, the present invention is related to a pixel comprising in a parallel circuit configuration a radiation sensitive element and an adjustable current source. In said pixel, the current source is adapted for delivering a high current. A high current is a current that is higher than or as high as the current being generated by radiation, preferably light, impinging on said radiation sensitive element for standard imaging applications. Thus, said current source is able to be on in a condition very similar to the condition of an illumination of the pixel with a high light intensity to thereby perform a calibration for instance of the FON or PRNU of the pixel. With the term 'in an illumination condition of the pixel' it is meant that a photocurrent is generated on said radiation sensitive element.

In a second aspect, the present invention is also related to a method of obtaining a calibrated read out signal of a pixel having at least a radiation sensitive element, the method comprising the steps of:

- reading-out a photocurrent generated on said pixel while adding a current generated by a current source in parallel with said photosensitive element to said photocurrent to thereby obtain a first signal;
- reading-out said pixel with said current source off to thereby obtain a second signal;

-- subtracting said first signal from said second signal, the resulting signal being amplified to obtain said read-out signal.

A method is suggested of calibrating a photosensitive element such as a photoreceptor or a photodiode in a pixel having a structure which comprises at least a photosensitive element, a first transistor in series with the photosensitive element and means comprising at least a second transistor coupled to said photosensitive element and said first transistor for reading out the signal acquired in said photosensitive element and converted to a voltage drop across said first transistor.

The method is characterised by the fact that a current source is connected in parallel possibly along with a series switch to the photosensitive element. The current source is active (being on) in a condition very similar to the condition of an illumination of the pixel with a high light intensity thereby performing a calibration of pixel non-uniformity for instance of the FPN or FRNU of the pixel.

In a third aspect, the present invention is related to a pixel for imaging applications that is fabricated in a MCS technology. Said pixel comprises a photosensitive element and a first transistor having a gate and a first and a second electrode and being in series with said photosensitive element, said first transistor and said photosensitive element thereby forming a first connection. Said pixel further comprises a second transistor having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of an amplifying circuit. Thus the second connection is a connection connecting said second transistor with said photosensitive element and said first transistor. The second connection is thus

overlapping the first connection, the first connection being part of the second connection. Several electronic components can be in the first and/or the second connection as long as the basic functionality of the pixel is guaranteed. This basic functionality is to have the first transistor in series with the photosensitive element and to have means comprising at least a second transistor coupled to said photosensitive element and said first transistor. The signal acquired in said photosensitive element is converted to a voltage drop across said first transistor and is read out through the second transistor.

Said pinel further comprises third transistor having a gate and two electrodes, said third transistor being in said second connection, transistor can be in said second connection between said first connection and said second transistor. transistor can also be in said second connection between said first transistor and said photosensitive element, said second transistor thereby being directly connected to said photosensitive element and to said third transistor. The electrodes referred to above are the drain and source contacts of the transistors. The gate of caid first transistor can be at a first voltage and said first electrode (source or drain) of said first transistor can be at a second voltage.

In a preferred embodiment of the invention, said second electrode (drain or source) of said first transistor is connected to said photosensitive element, and said gate of said second transistor is connected to one of the electrodes of said third transistor. According to this embodiment of the invention, said gate of said third transistor can be at said first voltage and the other electrode of said electrodes of said third transistor is connected to said first connection. The first voltage and

the second voltage can be fixed voltages or predetermined voltages or variable voltages. One of the voltages can be the supply voltage of the imaging device of which the pixel according to this aspect of the invention can form part.

Yet in another embodiment of this aspect of the invention, the pixel can further comprise an adjustable current source adapted for delivering a high current. The current source can be in a parallel configuration to said pixel.

Stief description of the drawings

- Figure 1 represents an embodiment of a pixel according
 to a first aspect of the present invention
 and permitting a calibration of the
 photosonsitive element present in the pixel
 structure.
- Figure 2 represents a graph of a logarithmic pixel output voltage versus the light intensity when using the method of calibration of the photosensitive element of the pixel according to the present invention.
- Figure 3a represents another embodiment of the pixel according to the first aspect of the present invention where the calibration current is given by the discharge of a capacitor.
- Figure 3b represents a graph of the pixel current versus time when performing the method of calibration of the photosensitive element according to a specific embodiment of the present invention and using the pixel structure of figure 3a.

Figure 4s and 4b

show alternate embodiments of a pixel structure according to a preferred embodiment

of the third aspect of the invention wherein a pixel has a four-components (photosensitive element and three transistors) base structure and wherein the gates of two of the fransistors are at the same voltage. The symbols X and Y refer to the row and column connections. VDD1 and VDD2 are the voltages applied to the first electrode of the first transistor and to the gates of the second and third transistors respectively.

Oetailed description of preferred ambodiments of the present invention

Figure 1 is representing a pixel (10) whore the photosensitive element(s) consist of a photoreceptor (1) which yields a current proportional to the light intensity. Such a photosensitive element can also be a photodiode, a photo BJT, a photogate, or a CCD cell. The reading of such pixels for a certain light intensity is in fact the reading of a moderate photo current or charge of the photoreceptor (1). Such pixels (10) when forming an array often exhibit a relatively large non-uniformity over the arrays. This non-uniformity is typically an offset in the output voltage, as shown in figure 2 for a logarithmic response pixel (10) as shown in Figure 1. The transfer curves for each pixel do not coincide.

Figure 2 represents the output voltage versus the input flux for a set of logarithmic pixels (10). The curves are parallel, but have an offset relative to each other. The offset can be determined by imposing a high current on the photoreceptor (1) while reading out the photocurrent of the pixels. The signal obtained for each

pixel in this way must be distinguished from the "normal" reading of the pixel.

In order to calibrate the pixel (10) nonuniformities, and to be able to restore the precise value of the photocurrent, a second reading of the same pixel is done with a known or predetermined current. By equivalence, the photocurrent is added with a current that originates from a current source (2). This is an edvantageous method as it does not involve illumination of the device.

Said current source (2) can be of several kinds. Of course, it is advantageous that this current source is small in size and precise. Possible advantageous implementations are :

- a fixed current source, outside the pixel, and common for part of the imaging array. The source can be connected to several pixels in turn by switches.
- a MOSFET transistor connected as current source, to be placed inside each pixel. The current source can be turned on by applying a certain DC voltage between source and gate. The current source can be turned off by turning of the gate voltage.
- the current source may be composed of a "switched capacitor" circuit (see figure 3), where the current source is not stable, but composed of the discharge of at least one capacitor (33). In the simplest implementation, the current source in the figure is a capacitor (33) that is just discharged on the photo detector node, which yields indeed a high current during a short time.
- the pixel can further comprise a further transistor (7) in series with the photosensitive element (1) and means comprising at least a second transistor (8) coupled to said photosensitive element (1) and said first

transistor (7) for reading out the signal acquired in said photosensitive element and converted to a voltage drop across said first transistor (7), and further comprising a switch (4) in-between said current source (2) and said photosensitive element (1).

is a schematic view Figure 3 οř edt implementation of the current source in the best mode embodiment as a switched capacitor network. The current is a transient of a discharge of the discharge of the capacitor onto the photo diode node (36). Two samples are taken from the diode node voltage: Al, being the normal signal, and A2 taken during or after the transient of the discharge. The signal level of AZ depends only on the height of the discharge current, and not on the photocurrent which is smaller. The difference (A) between A1 and AZ is then a measure of the normal sign level which is free of offset or of PRMU.

Figure 4a shows in another aspect of present invention a pixel for imaging applications that is fabricated in a MOS technology. Said pixel comprises a photosensitive element (41) an a first transistor (47) having a gate and a first and a second electrode and being in series with said photosensitive element (41), said first transistor and said photosensitive clement thereby forming a first connection. Said pixel further comprises a second transistor (48) having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of an amplifying circuit. The amplifying circuit can be in said pixel or can be external to said pixel. Said pixel further comprises a third transistor (49) having a gate and having two electrodes and said third transistor (49) being in said second connection between said first connection and

said second transistor (48). The electrodes referred to above are the drain and source contacts of the transistors. The gate of said first transistor (47) can be at a first voltage V_{DD2} and said first electrode (source or drain) of said first transistor can be at a second voltage V_{DM} . In this embodiment of the invention said second electrode (drain or source) of said first transistor (47) is being connected to said photosensitive element (41), and said gate of said second transistor (48) is being connected to one of the electrodes of said third transistor (49). In a preferred embodiment said gate of said third transistor (49) can be at said first voltage and the other of said electrodes of said third transistor (49) is connected to said first connection. The first voltage and the second voltage can be fixed voltages or predatermined voltages or variable voltages. One of the voltages can be the supply voltage of the imaging device of which the pixel according to this aspect of the invention can form part. Yet in another embodiment of this aspect of the invention, the pixel can further comprise an adjustable current source adapted for delivering a high current. The current source can be in a parallel configuration to said pixel.

An alternate embodiment of this aspect of the invention can be configured as shown in figure 4b. The pixel of this alternate embodiment also comprises a photosensitive element (41) an a first transistor (47) having a gate and a first and a second electrode and being in series with said photosensitive element (41), said first transistor and said photosensitive element thereby forming a first connection. Said pixel further comprises a second transistor (48) having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of

an amplifying circuit. The amplifying circuit can be in said pixel or can be external to said pixel. Said pixel further comprises a third transistor (49) having a gate and having two electrodes and said third transistor (49) being in said second connection. In this alternate embodiment, the third transistor is in said second connection between said first transistor and said photosensitive element, said second transistor thereby being directly connected to said photosensitive element and to said third transistor.

WHAT IS CLAIMED IS :

- I. A pixel comprising in a parallel circuit configuration a radiation sensitive element and an adjustable current source, said current source being adapted for delivering a high current.
- 2. A pixel as recited in claim 1, wherein said radiation is electromagnetic radiation such as light.
- 3. A pixel as recited in claim 1, wherein said current source is a translator.
- 4. A pixel as recited in claim 1, wherein said circuit further comprises at least one impedance element, preferably a resistor.
- 5. A pixel as recited in claim 1, wherein said current source comprises a switched capacitor circuit, said circuit comprising a capacitor, and a switch connected to the capacitor.
- 6. A pixel as recited in claim 5, further comprising a second switch in-between said capacitor and said radiation sensitive element, and the first switch being in a parallel configuration with said capacitor.
- 7. A pixel as recited in claim 1, further comprising a first transistor in series with the photosensitive element and means comprising at least a second transistor coupled to said photosensitive element and said first transistor for reading out the signal acquired in said photosensitive element and converted to a voltage drop across said first transistor, and further comprising a switch in-between said current source and said photosensitive element.
- 8. A method of obtaining a calibrated readout signal of a pixel having at least a photosensitive element, the method comprising the steps of :
- reading-out a photocurrent generated on said pixel while adding a current generated by a current source in

- parallel with said photosensitive element to said photocurrent to thereby obtain a first signal;
 - reading-out said pixel with said current source off to thereby obtain a second signal;
 - subtracting said first signal from said second signal,
 the resulting signal being amplified to obtain said read-out signal.
 - 9. The method as recited in claim 8, wherein the step of subtracting is executed in a circuit external to said pixel.
 - 10. A method as recited in claim 8, wherein said pixel is a CMOS based pixel having a load transistor in series with said photosensitive element.
 - 11. A pixel for imaging applications fabricated in a MOS Eachnology, said pixel comprising :
 - a photosensitive element and a first transistor having a gate and a first and second electrode and being in series with said photosensitive element, said first transistor and said photosensitive element thereby forming a first connection:
 - a second transistor having a gate and said second transistor being coupled to said first connection, thereby forming a second connection, and said second transistor being part of an amplifying circuit; and
 - a third transistor having a gate and having two electrodes and said third transistor being in said second connection.
 - 12. The pixel as recited in claim 11 wherein said third transistor is in said second connection between said first connection and said second transistor.
 - 13. The pixel as recited in claim 11 wherein said third transistor is in said second connection between said first transistor and said photosensitive

element, said second transistor thereby being directly connected to said photosensitive element and to said third transistor.

- 14. The pixel as recited in claim 11, wherein said gate of said first transistor is at a first voltage and said first electrode of said first transistor is at a second voltage, said second electrode of said first transistor being connected to said photosensitive element, said gate of said second transistor being connected to said third transistor.
- 15. The pixel as recited in claim 12, wherein said gate of said first transistor is at said first voltage and wherein one of said electrodes of said third transistor is connected to said gate of said second transistor and the other of said electrodes is connected to said first connection.




FIG. 1




FIG.2




FIG. 3a




FIG. 3b




FIG. 194




FIG. 4b

ARSIRACT

PIXEL STRUCTURE FOR IMAGING DEVICES

Pixel structures and a read-out method of pixels are disclosed. The pixel structures and the read-out method improve the image quality of imaging devices or imaging sensors based on such pixels. A pixel (10) comprising in a parallel circuit configuration a radiation sensitive element (1) and an adjustable current source (2), said current source (2) being adapted for delivering a high current. Also a 4-transistor pixel structure is disclosed. A method of obtaining a calibrated read-out signal of a pixel having at least a photosensitive element and a current source, the method comprising the steps of :

- reading out a photocurrent generated on said pixel while adding a current generated by a current source in parallel with said photosensitive element to said photocurrent to thereby obtain a first signal;
- reading out said pixel with said current source off to thereby obtain a second signal;
- subtracting said first signal from said second signal, the resulting signal being amplified to obtain said read-out signal.

(Figure 1)